在智能手机、存储芯片业务陷入竞争不利或者跌价的困境之时，三星也将业务重点转向逻辑工艺代工。在今天的三星晶圆代工SFF美国分会上，三星宣布四种FinFET工艺，涵盖了7nm到4nm，再往后则是3nm GAA工艺了，通过使用全新的晶体管结构可使性能提升35%、功耗降低50%，芯片面积缩小45%。
目前先进半导体制造工艺已经进入10nm节点以下，台积电去年率先量产7nm工艺，但没有EUV光刻工艺，三星则选择了直接进入7nm EUV工艺，进度上要比台积电落后一年，不过三星现在要加速追赶了。
除了7nm FinFET工艺之外，三星还规划了另外三种FinFET工艺——6nm、5nm、4nm，今年将完成6nm工艺的批量生产，并完成4nm工艺的开发。
今年4月份将完成5nm工艺的产品设计，下半年准备就绪，2020年三星将量产5nm工艺，这个进度差不多就跟台积电量产5nm工艺的时间同步了，后者也是2020年量产5nm工艺。
4nm工艺之后三星将进入3nm节点，官方称之为3GAE工艺，不过3nm工艺时代不再使用FinFET晶体管，而是使用全新的晶体管结构——GAA（Gate-All-Around环绕栅极）晶体管，通过使用纳米片设备制造出了MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），该技术可以显著增强晶体管性能，主要取代FinFET晶体管技术。
此外，MBCFET技术还能兼容现有的FinFET制造工艺的技术及设备，从而加速工艺开发及生产。虽然三星官方没有明确3GAE工艺量产时间，不过2021年量产是大概率事件。
与7nm技术相比，三星的3GAE工艺旨在将芯片面积减少45％，功耗降低50％或性能提高35％。基于GAA的工艺节点有望在下一代应用中广泛采用，例如移动、网络通讯、汽车电子、人工智能（AI）和IoT物联网等。
目前三星还在开发3GAE工艺中，不过他们4月份就发布了3GAE工艺的PDK 1.0工艺设计套件，旨在帮助客户尽早开始设计工作，提高设计竞争力，同时缩短周转时间（TAT）。
除了上述先进工艺之外，三星在低功耗的FD-SOI工艺上也会继续深入开发，今年会完成28FDS工艺后续的18FDS工艺以及1Gb容量的eMRAM存储芯片后续的开发。
