快科技11月11日消息，AMD披露EPYC 9006X Venice-X处理器细节，这款面向技术计算和HPC领域的数据中心芯片将在2027年下半年上市，搭载96个Zen 6核心和1152MB缓存，加速频率最高可达5.3GHz。
Venice-X采用8个CCD，每个CCD集成48MB L3缓存和96MB 3D缓存，单CCD缓存总量达到144MB，相比Zen 4/Zen 5时代的96MB提升了50%。8个CCD合计提供384MB原生L3缓存和768MB 3D缓存，全芯片L3缓存总量为1152MB。
AMD同时强调，3D V-Cache仍采用3D Hybrid Bonding混合键合工艺，互连能效比Micro Bump 3D高出3倍以上，互连密度高出15倍以上，并将其称为“迄今为止最好的3D V-Cache”。
在双路平台上，Venice-X可提供192个Zen 6核心和384线程，加速频率超过5GHz，每核心可寻址缓存比前代增加50%，微软已率先披露将在Azure HXv2实例中部署Venice-X芯片。
与上一代Genoa-X（EPYC 9684X）相比，Venice-X在核心数和L3缓存总量上持平（96核/1152MB），但加速频率从3.7 GHz跃升至5.3 GHz，内存带宽从460.8GB/s飙升至1638GB/s，PCIe通道从5.0 x128升级至6.0 x96。
SP7平台为Venice-X提供了DDR5-8000及业界最快的MRDIMM支持，速率高达12800MT/s，通过16通道实现每路1638GB/s的内存带宽，同时提供最多96条PCIe Gen6通道。
AMD确认3D缓存在EDA仿真工作负载中带来显著提升，Siemens和Synopsys等主要合作伙伴已大规模部署3D缓存芯片用于EDA流程。
Venice-X将于2027年下半年与Verano EPYC 9006 LP系列同步推出，第六代EPYC产品线包含四个版本：Venice 9006 SP7（性能型）、Venice 9006 SP8（企业型）、Venice-X 9006X SP7（HPC型）以及Verano 9006 LP（AI主机节点+LPDDR）。
