AMD申请3D堆叠散热专利:妙用热电效应
  • 上方文Q
  • 2019年06月30日 20:22
  • 0

随着2D平面半导体技术渐入瓶颈,2.5D、3D立体封装普遍被视为未来大趋势,AMD Fiji/Vega GPU核心与HBM显存、Intel Foveros全新封装、3D NAND闪存等等莫不如此。

但随着堆叠元器件的增多,集中的热量如何有效散出去也成了大问题,AMD就悄然申请了一项非常巧妙的专利设计。

AMD申请3D堆叠散热专利:妙用热电效应 AMD Fiji GPU与HBM显存

AMD申请3D堆叠散热专利:妙用热电效应 Intel Foveros立体封装

根据专利描述,AMD计划在3D堆栈的内存或逻辑芯片中间插入一个热电效应散热模块(TEC),原理是利用帕尔贴效应(Peltier Effect)。

它也被称作热电第二效应、温差电效应。由N型、P型半导体材料组成一对热电偶,通入直流电流后,因电流方向不同,电偶结点处将产生吸热和放热现象。

按照AMD的描述,利用帕尔贴效应,位于热电偶上方和下方的上下内存/逻辑芯片,不管哪一个温度更高,都可以利用热电偶将热量吸走,转向温度更低的一侧,进而排走。

AMD申请3D堆叠散热专利:妙用热电效应

不过也有不少问题AMD没有解释清楚,比如会不会导致上下的元器件温度都比较高?热电偶本身也会耗电发热又如何处理?

但总的来说,AMD的这个思路非常新奇巧妙,未来或许会有很光明的前景。

AMD申请3D堆叠散热专利:妙用热电效应

文章纠错

  • 好文点赞
  • 水文反对

此文章为快科技原创文章,快科技网站保留文章图片及文字内容版权,如需转载此文章请注明出处:快科技

观点发布 网站评论、账号管理说明
热门评论
查看全部0条评论
相关报道

最热文章排行查看排行详情

邮件订阅

评论0 | 点赞0| 分享0 | 收藏0