AMD已经官方披露了Zen4架构的规划，包括消费级的锐龙、数据中心级的霄龙，都是5nm工艺。
Zen4产品在桌面命名为锐龙7000系列(Raphael)，新的AM5 LGA1718封装接口，支持双通道DDR5、PCIe 5.0，下半年发布。
在数据中心则是霄龙7004系列(Genoa)，新的SP5 LGA6096封装接口，最多96核心192线程，支持12通道DDR5、128条PCIe 5.0，下半年登场。
还有个衍生版Zen4c(Bergamo)，针对云服务优化，最多128核心256线程，明年初推出。
日前我们曾见过一张Zen4霄龙的谍照，但只有正面。现在新的谍照来了，正方面都有。
这也是第一次看到新的SP4 LGA6096封装接口，密密麻麻的6096触点，分成了四组，每一组都是1524个，这已经比AM3接口的针脚数(1331个)都要多了。
事实上，SP5接口的针脚/触点定义、安装支架结构，早在去年就随着某厂商被黑而泄露了。
这颗样品是入门的16核心32线程，最高加速频率3.7GHz，热设计功耗195W，但只是样品规格，不代表最终SKU。
更有趣的是，同时爆出的还有X光下的照片，可以看到内部三颗芯片：居中大的是负责输入输出的IOD，左右各有一颗CCD，显然每颗只有8个核心。
如果要凑够96个核心，那就得12颗CCD，这和AMD此前公布的示意图布局完全相符。
AMD之前公布的内部示意图
猜测的Zen4 96核心霄龙每部布局图
