Intel新计划 80核CPU顶部叠缓存
  • Skyangeles
  • 2007年06月22日 15:28
  • 0

在近日举行的Intel一年一度Research@Intel Day 007活动上,除了再次展示Tera Scale 80核每秒两万亿次运算的惊人能力外,Intel开发人员还透露了对此概念处理器的下一步研发计划,即引入半导体堆叠封装技术。

Intel准备在Tera Scale处理器的下一代产品中,一改目前处理器核心与缓存在同一平面上的传统做法,将SRAM缓存叠放在运算核心的顶部。这样做可以将运算核心与缓存间的带宽最大化,同时降低芯片的封装面积,有利于进一步提高频率。

Intel展示了Tera Scale处理器晶圆。图中标号一的部分是80个处理器核心,而标号2则是缓存部分。它们在同一块晶圆上制造,与传统处理器制造的区别在于,封装阶段,它们不再像图中这样平行放置,而是进行叠放。

Intel新计划 80核CPU顶部叠缓存

Intel新计划 80核CPU顶部叠缓存

 

文章纠错

  • 好文点赞
  • 水文反对

此文章为快科技原创文章,快科技网站保留文章图片及文字内容版权,如需转载此文章请注明出处:快科技

观点发布 网站评论、账号管理说明
热门评论
查看全部评论
相关报道

最热文章排行查看排行详情

邮件订阅

评论0 | 点赞0| 分享0 | 收藏0