【Core M CPU架构预览】
2006年进入酷睿时代之后，Intel就坚持(几乎)每年交替升级CPU架构和制造工艺，也就是广为熟知的Tick-Tock。
Broadwell属于其中的Tick，也就是工艺升级、架构基本不变，明年的Skylake则是另一次Tock，工艺不变，架构革新。
从这个角度上就可以知道，Broadwell CPU架构其实没什么好说的，也就是一些微调，不会看到明显变化，性能提升更是不要期望太高。
事实上，这几年甚至连Tock都很不“称职”了，去年的Haswell CPU性能也就提升了不到10％，让很多人大失所望。
Intel透露说，Broadwell IPC(每时钟周期指令数)会比Haswell提升大约5％，很类似Ivy Bridge 4-6％，当然了这是理论上的同频对比情况，实际表现还取决于频率变化、不同的应用环境。
架构方面其实也有增强，首先就是更大的调度器和缓冲，可以更好地满足CPU核心需要。举例来说，乱序调度窗口增大了，可以记录更多指令，进而改进IPC。
同时，L2 TLB入口也从1K提高到了1.5K，从而减少寻址转换失误。TLB的功能也得到了扩展，都有利于改进性能。
分支预测器照例拎了出来，继续号称减少预测错误和不必要的内存操作。
数学性能方面，乘法和除法都因为各自硬件的改进而有所增强，其中浮点乘法的指令延迟从5个周期降至3个周期，除法使用了更大的Radix-1024 10位除法器。
此外还有加解密的深入改进，但不知道是否术语AES-NI或其他指令集。
能效方面，Intel现在是异常看重。以前每提升1％的性能，就要多付出1％的功耗，也就是1:1，而现在Intel号称做到了2:1，也就是如果性能提升5％，功耗只会增加2.5％。
电源栅极、设计优化这些涉及硬件底层的能效优化是每一代必需的，而且不仅适用于Core M，未来所有的Broadwell都具备。
