早在2011年底，PCI SIG组织就开始了PCI-E 4.0标准规范的制定工作，原计划在2014-2015年推出，但时至今日，仍然处于实验室初期阶段，进展艰难。
PCI-E 3.0已经达到了8GT/s的超高传输速率，单条通道即可提供1GB/s的带宽，PCI-E 3.0 x16全速模式下可达16GB/s。
为了保持向下兼容性，PCI-E 4.0没有改变基础架构，还是铜介质。虽然目标很明确，理论上也完全可行，那就是速率翻番到16GT/s，PCI-E 4.0 x16那就能达到32GB/s，但实际干起来费劲的很。
幸运的是，近日的PCI SIG年会上传来好消息，工程师们已经在实验室里跑出了16GT/s的预定速率，完成了最关键的突破，Cadence、Synopsys也都宣布了各自的PCI-E 4.0 PHY物理层和控制器产品规划。
PCI SIG组织总裁Al Yanes就兴奋地说：“我们终于得到了16G，几年前大家还都认为这绝无可能呢。”
但是，PCI-E 4.0的最终规范预计要到2017年才能搞定。这意味着新标准要费时至少6年——PCI-E 3.0也用了4年之久。
PCI SIG组织计划今年底完成新规范的0.7版，到那个阶段就基本定型了，不会再做大的调整。
根据规划，PCI-E 4.0将采用新的接口和插头，但依然保持电气规格向下兼容，即新的系统仍能使用PCI-E 3.x/2.x的设备。
但是，PCI-E 4.0将是铜介质的最后一次尝试，再往后如果想继续提速，就必须换到光纤介质。
与此同时，PCI SIG组织还在开发适合移动系统的PCI-E技术规格，其中一个就借鉴了PCI-E 4.0的部分技术。
光纤版本的OcuLink 1.0标准也在研发之中，使用四条PCI-E 3.0 8GT/s链接合并而成，能提供4GB/s(32Gbps)的理论带宽，有望竞争Intel Thunderbolt雷电接口，但何时能够推出尚无时间表。
