[高端的延伸 细看X1650GT之3：1黄金构架] 所谓3：1构架，主要是指Arithmetic=3：Texture=1（Arithmetic指算术运算,由ALU完成;Texture也可以指纹理运算,由TMU完成），目前，R580/RV530/RV560/RV570都采用了这种构架。虽然支持DX10的VISTA操作系统已经发布，但支持DX10的游戏还没有真正出现，所以DX9游戏还将伴随我们很长一段时间，使得 ATi 3:1构架成为现阶段游戏最为理想的构架方案。 传统流水线定义是“Pixel Shader（像素着色器）+TMU（纹理单元）+ROP（光栅化引擎，ATI将其称为Render Back End）。从功能上简单的说，Pixel Shader完成像素处理，TMU负责纹理渲染，而ROP则负责像素的最终输出，因此，一条完整的传统流水线意味着在一个时钟周期完成1个Pixel Shader运算，输出1个纹理和1个像素。这一概念一直得到GPU厂商的拥护，然而随着技术的发展，3D游戏开始有明显的取向性，此时这一“平衡”也自然被打破。 在Shader Model3.0中为程序员提供了各种不同的API，如HDR(High Dynamic Render)API和Vertex Shader3.0部分的运动模糊效果。并且针对了编程语言本身提供了动态流程管理(Dynamic Flow Control)简称DFC，DFC旨在帮助使用Shader Model3.0框架的程序员更好的协调各线程间的通讯，以优化该架构的并行计算能力。
ATI对于Shader Model3.0的理解主要体现在DFC上，而ATI X1000系列显卡的Ultra-Threaded Pixel Shader Engine就是DFC在硬件层级的体现，Ultra-Threaded Pixel Shader Engine是通过一个Ultra-Threaded Dispatch Processor对最多512条线程进行监控、管理，以实现程序员Shader Model3.0语言编写中的线程通讯、共享资源闭锁互斥等多线程程序编写的手段，以达到更佳的Shader Model3.0程序执行效率。 通过分析， ATI在新一代GPU设计中理想的架构是:Pixel Shader操作单元要比Vertex Shader操作单元占的比重大，在Pixel Shader操作单元内部，Arithmetic操作单元数量要比Texture单元数量多，而在架构设计方面，尽力配合Shader Model3.0语言中的动态流程管理，优化多线程编译的并行执行效率。 根据ATI对每一个Pixel Shader指令所包含的Texture、Arithmetic指令的预估，ATI的Radeon X1600系列/X1900系列都是被设计为Arithmetic:Texture=3:1的架构，这其中自然就包括了X1650GT，目前来看，3:1的可以说是最为合适的比例。
