Intel 4制造工艺：感受下EUV的力量
再好的硬件设计，没有及时、成熟的制造工艺，只能停留在纸面上。
早些年，Intel走的是Tick-Tock策略，逐年交替升级工艺和架构，后来大家都知道，逐渐慢了下来。
而今在基辛格的领导下，Intel正在近乎疯狂地提速，要在四年内实现五个制程节点，而且灵活地开放外包与代工，除了用自己工艺造自家产品，还会引入合适的外部工艺制造部分产品或模块，并为其他客户制造产品。
Intel 4已经在酷睿Ultra上投入量产并在提升产能。
Intel 3将在Intel 4的基础上，进一步提升设计库密度，更多地应用EUV极紫外光刻技术，增加驱动电流的晶体管并降低通孔电阻。
现已做好生产准备，将用于明年的Sierra Forest、Granite Rapids两大至强产品线，前者最多288个E核。
Intel 20A将进入埃米时代，首发PowerVia背部供电技术、RibbonFET全环绕栅极晶体管技术，用于未来两代酷睿Arrow Lake、Lunar Lake，将按计划在2024年做好投产准备。
Intel 18A就是20A的升级版，能效继续提升10％，夺回Intel在制程工艺方面的领导地位。
它既会用于自家的消费级Panther Lake、服务器级Clearwater Forest，外部代工也已拿下Arm、爱立信等客，预计2025年投产。
再往后，Intel将会用上ASML的下一代高NA EUV光刻机。
一台典型的EUV光刻机价格超过16亿元，重达180吨，需要4架波音747飞机和35辆卡车才能运输，还需要加固的地板和更高的天花板才能安装固定，目前只有荷兰ASML才能制造。
Intel 4工艺的技术细节非常丰富，但因为专业性太强，我们不会过于深入，只讲一些比较直观的变化。
Intel 4工艺的高性能逻辑库高度仅为240nm，接触栅极间距收窄到50nm，M0底层金属层间距、鳍片间距都做到了30nm，相比于Intel 7分别缩小了41％、17％、12％、25％，整个库的面积只有原来的大约一半。
金属层堆叠到了多达18层，密度相当高，并针对高性能计算进行了优化，包括5个增强型铜层、13个铜互连层，其中多个层都使用了EUV极紫外光刻，搭配四重曝光技术。
此外，缩小到30nm的金属层间距，为布线提供了良好的技术支持。
开发新的制程工艺时，既要在缩小间距的同时提升导电性、降低电阻，还要保证电子迁移的长寿命。
Intel 7工艺上使用了不同材料的特殊金属层，包括带钴的钽隔离层、带铜合金的氧化碳，但效果不能百分百令人满意，前者可延长电子迁移寿命，但电阻变大了，后者可降低电阻，但电子迁移寿命变短了。
Intel 4工艺使用了新的增强铜技术工艺，结合了钽、钴与纯铜材料，结果非常好地平衡了电子迁移寿命和电阻。
EUV极紫外光刻的引入，不仅可以提升晶体管密度、缩小了整体面积，还大大简化了整个工艺流程。
比如在Intel 7工艺下，没有EUV，就需要更多的光刻和掩膜环节，以及更多的分层，而在Intel 4工艺搭配EUV之后，只需单个层就够了，在这里的生产步骤减少了多达3-5倍。
根据估算，Intel 4工艺如果没有EUV，无论掩膜总数还是工艺步骤总数，其实都是要比Intel 7明显增加的，从而导致更高的复杂度和成本，也很容易影响良品率。
EUV的加入，使得掩膜总数比Intel 7工艺减少了20％，生产步骤总数也减少了5％。
此外，EUV可以让连接结构变得非常标准化，Intel 7工艺上的一些非标准连接已经不见了，这样在布局走线方面就可以实现更加高效的自动化。
打个比方就像是堆积木，Intel 4 EUV的标准连接结构就显示所有积木都是标准接口，拿过来就能对接，非常整齐。
这一套组合拳下来，Intel 4的良品率就做得非常好，第一代就超越了14nm、10nm经过多代优化的水平。
这对于后续的Intel 3/20A/18A也奠定了很好的基础，是实现四年五代制程节点的一个关键点。
此外，Intel 4工艺下的MIM(金属-绝缘体-金属)电容的密度也得到了加大，对比Intel 7工艺下提高了约2倍，能让处理器实现更高效的供电。
Intel 4工艺搭配6VT或者8VT，可以大大改善能效，可以在0.65V以下低电压、1.1V以上高电压运行，综合能效比Intel 7工艺提升了超过20％，再结合全新的架构设计，这才使得酷睿Ultra成为史上能效最高的一代。
总的来说，Intel 4工艺搭配EUV实现了一次技术和效率层面的飞跃，良品率也非常理想。虽然现在做不到足够高的频率，以至于无法应用于顶级游戏本和桌面市场，而且只会用这一代，不像14nm、10nm那样会多次迭代挖掘潜力，但也为后续的Intel 3/20A/18A开了一个好头。
相信随着工艺技术的不断推进与成熟，尤其是随着EUV的不断深入与完善，后边几代制程工艺会有更好的表现。
